(I)

(19) Japanese Patent Office (JP)

(12) Official Gazette for Kokai Patent Applications (A)

(11) Japanese Patent Application Kokai Publication No. S56-82961

(51) Int. Cl. ³

Identification Symbol

JPO File Number

G 06 F 13/00

7361-5B

(43) Kokai Publication Date

July 7, 1981

Number of Inventions: 1

Request for Examination: Not Submitted (Total of 4 pages in the original Japanese)

(54) Memory control method

(21) Patent Application Filing Number

S54-160587

(22) Patent Application Filing Date

December 11, 1979

(72) Inventor

Kunihiro Kawamasa

c/o Fujitsu Ltd.

1015 Kamiodanaka

Nakahara-ku, Kawasaki-shi

(71) Applicant

Fujitsu Ltd.

1015 Kamiodanaka

Nakahara-ku, Kawasaki-shi

(74) Sub Attorney/Agent

Patent Attorney

Akiyoshi Yamatani

Specification

1. Title of the Invention Memory control method

2. Claims

A memory control method characterized by being endowed with

a memory access time holding means in which the access time of the memory is entered, and

an access time entering means that enters the access time of the memory that should access said memory access time holding means, and

a time detection means that detects the passage of the access time held in the abovementioned memory access time holding means, and

devised so that the memory access of the memory that should access when the memory access time held in the above-mentioned access time holding means has elapsed has ended is confirmed.

3. Detailed Description of the Invention

The present invention concerns a memory control method, particularly, a memory control method that has enabled access even with respect to a plurality of memory with different access times.

Due to great progress in memory manufacturing technology, memory devices have been made into mass storage devices, and although a lowering of costs, to some extent, is being carried out, high speed memory is as expensive as ever. However, on the other hand, the situation has developed so that inexpensive and, moreover, mass storage types of low speed memory can be obtained. And, when controlling data processing equipment, due to its versatility, expandability, easy of correcting design mistakes, and the like, a microprogramming control method that controls with a microprogram has become the main trend for data processing devices, and for this reason there is an increasing tendency for memory to be made mass storage.

However, if viewed from the viewpoint of cost reduction, an increase in memory storage capacity is wanted, but there is a demand not to make everything high-speed, but to constitute one part of high-speed memory devices and one part of low-speed memory devices, for example, to store in high-speed memory devices items that are used frequently such as resident programs. Consequently, in this type of case, accessing a plurality of memory devices of different operation speeds becomes necessary.

However, as interfaces with the memory used up to now there are: (1) as an asynchronous interface there is the method that transfers a read start signal or a write start signal to memory from a memory control circuit, and confirms the end of writing or the end of the extraction of read data, with respect to memory, by means of the fact that a memory end signal has been returned from the memory side, and reads out data, and (2) as a synchronous interface, the method that ends the operation of memory after the number of processor cycles permanently determined in advance, for example, when data is fetched from memory, it is decided, in advance, to read the data from memory after five

"0" detector 9. The arithmetic unit 10 carries out operations based on the data read out from the number one control memory 1 or the number two control memory 2 and the external circuit conditions, and the like, and the value obtained as a result is set in the memory access cycle counter 7, and in this case a value different from the fixed value transferred from the fixed value circuit 11 is entered.

Now, first, when the number one control memory 1 is accessed, address information is entered in the control memory address register 3 from the main database. And then the memory access control signal (MACC) I becomes "1" and the AND circuit 12 attains the ON state, and the fixed value transferred from the fixed value circuit 11 is entered in the memory access cycle counter 7. And since the memory access start signal becomes "1" and the AND circuit 14 attains the ON state, the value of the memory access cycle counter 7 is made -1 [Tr.note: reduced by 1?] by the subtraction counter 8, for every impression of the clock. During this time the decoder 4 set the selection signal CS0 to "1" according to the address information entered in the control memory address register 3, and the data entered in the address designated by the number one control memory 1 is read. And then, when the above-mentioned memory access cycle counter 7 has become "0" due to the above-mentioned subtraction counter 8, the "0" detector 9 detects this, outputs "1" and places the AND circuit 5 in the ON state. In this way the data read from the number one control memory 1 is output to the control memory output register 6 by way of the AND circuit 5. And, based on that address information, the address information of the control memory that should be accessed next is entered in the control memory address register 3, and at the same time various control signals are transmitted to the necessary places. If the address information read by means of this is in the number one control memory 1 again, by means of the method mentioned above, the number one control memory 1 is accessed again.

However, when the address information that is read next is in the number two control memory 2, first, the decoder 4 sets the selection signal CS1 to "1" by means of said address information entered in the control memory address register 3, and the data entered in the address designated by the number two control memory 2 is read. And, the memory access control signal (MACC) II becomes "1" and the AND circuit 18 attains the ON state. At this time, a large numerical value that is different from the fixed value which the arithmetic unit 10 computed and which was generated from the fixed value circuit 11, was generated and set in the memory access cycle counter 7 by way of the AND circuit 18.

When this value has become "0" due to the subtraction counter 8, in the same way, the "0" detector 9 outputs "1". And, the data read from the number two control memory 2 at this time becomes entered in the control memory output register 6. This type of activity can be repeated and a number two control memory 2 with an access time that differs from that of the number one control memory 1 can be accessed when necessary.

Of course, if, in response to the conditions at that time, due to a microcommand an external entered signal EXTW is made "1", the AND circuit 15 attains the ON status, and the constant CSDR given from the microcommand can also be set in the memory access cycle counter 7 from the local store, and the like. And, when the +1 counter is used instead of the subtraction counter 8, and the value of the memory access cycle counter 7,

instead of the "0" detector 9, has become a certain value, the AND circuit 5 can also be configured so as to attain the ON state. And, when changed to one that has an access time that is different from that used up to then as the number one control memory, without fixing the numerical value entered in the fixed value circuit 11, for example, configuring so that it can be set from the service processor 16, and the like, shown by the dotted line, that value can also be set in line with this new one.

As explained above, according to the present invention, even if the access times of the number one control memory and the number two control memory differ, the memory interface does not have a synchronization loss, and is acceptable by simply changing the value set in the memory access cycle counter. For that reason, the control memory that accommodates a microprogram, for example, enters routines with a high frequency of use in a region that uses a high-speed device, and the other routines are entered in a region that uses a low-speed device. And if this low-speed device is made one of mass storage, ultimately, control memory of mass storage can be obtained at a comparatively low cost. And, when all the control memory is constituted of a low-speed device, it can also be used as a high-speed control device by using only one part in a high-speed device.

Furthermore, appropriately changing the execution speed of microcommands and the microprogram quantity of the microprogram control device in response to various uses also becomes simple, if the present invention is used.

That is, there is the objective to want to make the control memory mass storage, and in the kind of case in which the access time of the control memory is acceptable, even when it is somewhat slow, it can be realized without changing the circuit of the control device, even if the access time of the entire control memory is slow and is changed to one of mass storage.

Furthermore, in the above explanation an example used as control memory was explained, but, of course, the present invention is not limited to this only.

4. Brief Description of the Drawings

The attached drawing shows the constitution of one embodiment of the present invention.

In the drawing: 1 indicates the number one control memory; 2 indicates the number 2 control memory; 3 indicates the memory address register; 4 indicates the decoder; 5 indicates the AND circuit; 6 indicates the memory output register; 7 indicates the memory access cycle counter; 8 indicates the subtraction counter; 9 indicates the "0" detector; 10 indicates the arithmetic unit; 11 indicates the fixed value circuit; 12 to 15 indicate AND circuits; 16 indicates the service processor.

[in the drawing]

[line coming from 15] (CSDR) (constant)

[line coming from 14] memory access start

[lower right, from CSDR] control signals

MACCI, MACCII, EXTW, memory access start

9 日本国特許庁 (JP)

①特許出願公開

[®]公開特許公報(A)

昭56—82961

Olnt. Cl. 3 G 06 F 13/00

斑別配号

庁内整理番号 7361—5 B

❸公開 昭和56年(1981)7月7日

発明の数 1 審査請求 未請求

(全 4 頁)

❷メモリ制御方式

274

度 昭54—160587

❷出 ■ 昭54(1979)12月11日

②発明者川勝匡欽

川崎市中原区上小田中1015番地

富士通株式会社内

即出 顧 人 富士通株式会社

川崎市中原区上小田中1015番地

砂復代理人 弁理士 山谷時榮

明 准 *

1. 発明の名称 メモリ初興方式

2. 特許辨求の範囲

メモリのアクセスタイムが紀入されるメモリア クセスタイム保押手放と、 はメモリアタセスタイ ム保押手放にアクセスすべるメモリのアクセスタイ イムを記入するアクセスタイム記入手を記入するアクセスタイムに保押手放に保押 メモリアクセスタイム 保押手を開始を セリアクセスタイム 保押手放ける 所 を開始を というない、上記アクセスタイム 保押手放 に保押する に、上記アクセスタイム 保押手放 に保押する に、上記アクセスタイム に、上記アクセスタイム に、上記アクセスタイム に、アクセスタイム に、アクロスタイム に、

8. 另對の評論を認明

本見男はメモリ 制御方式に成し、特にアクセス タイムの異なる 複数のメモリに対してもアクセス 可認にしたメモリ 制御方式に関するものである。 メモリ無達政初の大幅を進歩によりメモリステ が大容力にある信度のコストが行為は が大容力にある信度のコストがなない。 のの。通過度メモリは低というではない。 である。しかしたがら一方では低度のなった。 である。しかしたがらのが得られるようになった。 安くかったのが得を制御するとき、そのの では、 弦が、 でのが、 でのでは、 ないでは、 ない

しかし、コストの経滅という報及からみれば、メモリの記憶容量は大きくしたいが、すべてを成 近化するのではなく、一部を高速減子で構成し、 他を低速メモリ 菓子で構成し、例えば常庭プログ ラムのように使用機反の高いものは高速メモリネ 子に呑約するという 長京があり。したがつてこの ような場合には頭作返皮の両なる ひ歌のメモリネ チにアクセスすることが必要となる。

しかしながら従来使用されているメモリに対す

1768856- 82961(2)

しかしこのような方式では、プロセフサのタョフクに同期するための、非問期一同類化のため1 タロッタあるいは2クロック程度の同期化損失があり、2た、クロッタ向期しない場合でも上記がモリエンド値号を交信するための過程が到過時日本に必要となり、2たメモリのアクセスタイム

図は本発明の一実施例構成を示するのであつで、 図中、1は高1制御メモリ、2は第2前御メモリ、 8は制御メモリアドレスレジスタ、6はデコーダ、 6はアンド四略、5'はオア四略、6は制御メモリ 出力レジスタ、7はメモリアクセスサイタルカウンダ、8は深まカウンタ、9は「0」使出路。10 は漢葉版像、11は応足値回路、13万面15はアンド回路をそれぞれ示す。

が変るとメモリ制御は塔さてが大概に変更しなければならないという欠点がある。

したがつて本発明はこのような問題点を改善す るとともに、アクセスタイムの異なるメモリにも アクセス可能とするメモリ新賀方式を提供するも のでるま。COために木発質によるメモリ制御力 大下は、 後色 からからの気を きゅうり きゅうしゅ アクセスタイムが記入されるメモリアクセスタイ 4.保持学校と。故メモリアクセスタイム保持学校 にアクセスすべきメモリのアクセスタイムを記入 するアクセスタイムの入手紋と、上記デセリアク セスタイム保持手段に保持されたアクセスタイム の経過を検出する時間検出学校を具備し、上記で クセスタイム保持手段に保持されたメモリアタセ スタイムが経道したとまアクセスすべきメモリの メモリアクセスが終了したものと認識するように したことを呼吸とする。

以下本発男の一気連貫を載付四週にもとづき**成** 男する。

りしまた坟馬を制御メモリンのいずれか一方が選択される。

メモリアクセステイクルカウンメリは、 固定値 四時11から伝達された一定値が記入されている。 この一定値は、 成1割押メモリ1のアクセスタイ ムに等しいクロック数が記入される。例えば来し 別グメモリ1のアクセステイムが100mょ であ b クロフクの周期が \$ 0 w の場合には「 6 」が起 入される。武謀カウンタ8位タロンタに応じてメ モリアクセスサイクルカウンタ?に記入された政 モー1するものであつて、何えは故メモリアクセ スプウンタ?に「5」が記入されているとま。5 クロック優には「0」が出入されることにせる。 そしてこの「0」が「0」枚出料9により枚出る れる。彼其慈麗10は、咸1両海メモリしまたは 其2別群メモリミから収出したデータと外部国路 条件等により反算を行立い。その結果得られた延 モリアクセスカウンタイにセットするもので あり、この場合には國定値回吸ししかり供援され た一定値とは別の値が記入される。



٠,,

C 350

--

特別報5G- 82961(3)

いま、初め終し制御メモリ1セアタセスする場 .合には。メイン・データ・ベスガら制御メモリア ドレスレジスタ8にアドレス情報が配入される。 そしてメモリアクセス制御信号(MAOO)Iが 「1」となりアンド酸ポ13ポポン状態となぎ。 固定値過去11から会達された一定値がメモリア クセ艾がケンタリに起入される。そしてメモリア クセススメート信号が「1」となりアンド国路16 がオン状態となるので、メモリアクセスサイタル カウンタ9の値はチョッチの印加係に被訴カウン メ8により一1まれる。 この時に制御メモリアド レスレジスメミに記入されたアドレス情報により デコーダもは選択信号030を「1」とし、減1 削減メモリ1の指定されたアドレスに記入された ⁻ーメが成出される。そして上記表演カクンメ 8 により上記メモリアクセスサイタルカウンタ?が 「0」にせつたとま、これを「0」就出傷9が彼 出して「1」を出力し。アンド回時をままン状腺 にする。かくして乗1割師メモリ1から収出され た ブーク が アンド 嶋 時 5 を 紅 由 して 制御 メモ リ 出

解カウンタ8により「0」になつたとま「0」検出59は「1」を出力する。そしてこのとまには2 別群メモリ2 から配出されたデータが開酵メモリ出力レジスタ6に記入されることになる。このようなことが焼落され、第1 割押メモリ1 とはアクセスタイムの共なる第2 削削メモリ2を必要に応じてアクセスすることがでまる。

カンジスメ8に出力される。そしてそのアドレス 信報にもとづき次にアクセスすべき制御メモリの アドレス信報が制御メモリアドレスレジスメ3に 記入され、また同時に各種制御信号が必要とする ところに伝達される。これにより統当されたアド レス信報が再び高1制御メモリ1に対するもので われば、上記したような方式により、第1制御メ モリ1が再びアクセスされる。

しかしながら次に提出したアドレス情報がある。 到海メモリまに対する場合には、まず、別海メモリまに対する場合には、まずでアドレスタ8を記入されたアティがは大きなのでは、第8別御メモリまの指定されたアノスリティンのは、第8別御メモのは、日本のでは、日

いたものとは異なるアクセスタイムを有するもの に収替えたような場合。この新しいものにあわせ てその値を設定することも可能である。

更に、マイクロプログラム副製兵費を各種用途 に応じて、マイクロ命令の実行選択、マイクロブ ログラム量を通路に変えることも不見明を使用す

几は簡単になる。

下なわち、コントロールメモリを大客金にしたい目的があり、コントロールメモリのアクセスタイムは多少遅くてもよい様な場合には、コントロールメモリ金体をアクセスタイムが遊く、かつ大容量のものに変えても、試験後載の図路を変更することなく実現でまる。

なお、以上の説明では説神メモリとして使用した例について説明したが、勿論本発明はこれのみ に版定されるものではない。

4. 超級の簡単な世界

森付韓国は本発明の一兵権何格以を示す。

四中、1は第1割例メモリ、2は第2到例メモリ、8は割例メモリアドレスレシスタ、6はデコーダ、5はアンド国格、6は劉卿メモリ出力レジスタ、7はメモリアクセスサイタルカウンタ、8は減減カウンタ、9は「0」次出費、10は使事級後、11は固定或回路、12万至15はアンド回路、16はアービスプロセンサをそれぞれ示す。

